http://www.gopcb.de/index.php goPCB.de - Deutschsprachiges Forum für PCB Designer und Entwickler. Hilfe bei Bedienungsfragen von PCB-Design-Software oder allgemeine Anlaufstelle bei täglichen Problemen zum Thema PCB. de http://www.gopcb.de/index.php http://www.gopcb.de/templates/vSpiralFull/images/_header_logo.gif 0 http://www.gopcb.de/viewtopic.php?p=12187#12187 Thu, 26 Aug 2010 08:52:43 +0200 Den neuen Allegro® FREE Physical Viewer kann man hier downloaden: ftp://orcad_sp:cdn99ORs@ftp.cadence.com/../files/allegro/allegroviewers/files/allegro_free_viewer_16-3.exe 0 http://www.gopcb.de/viewtopic.php?p=12186#12186 Mon, 23 Aug 2010 17:42:18 +0200 Hallo, hier nochmal der Hinweis wie man in Pulsonix nicht angeschlossene Restringe von Pads und Vias auf Innenlagen unterdrücken kann. 1. Man geht in die Technologie.Tastenkürzel (T ) oder im Menü Setup | Technology. 2. In der Technology auf "Layers". 3. Dort wählt man einen Innenlage aus und betätigt "Edit" 4.In diesen Dialog können Sie unter "Suppress unconnected Lands" aktivieren bzw. deaktivieren. Schöne Grüsse, Jakob 0 http://www.gopcb.de/viewtopic.php?p=12185#12185 Tue, 17 Aug 2010 17:08:02 +0200 Hallo, auf Anfrage mehrer Pulsonix Benutzer wie man einem Schaltplan Symbol Pin mehrere Footprint Pads zuweist. Hier die Antwort: Die Zuweisung geschieht im Part Editor. 1.Man öffnet den Reiter "Gates" Dort kann man Schaltplan Symbol Pins zu Footprint Pads mappen 2.Zwei Splaten sind entscheidend. Spalte "Symbol Pin" = Schaltplan Pin und die Spalte "Pin Name"= Footprint Pad 3.Die "Pin Name" Spalte weist jedem "Symbol Pin" genau ein Footprint Pad zu über ein "Pull Down" Menü. 4. Klickt man mit der rechten Maustaste in der Spalte "Pin Name" in die Zeile die man beabeiten möchte, erscheint dort ein Kontextmenü. 5.Dort geht man auf "Map Multiple PCB Pins".Dies bewirkt ,daß das Pull Down Menü verschwindet und jetzt über die Tastatur in die Spalte geschrieben werden kann. Regeln: 1,4,5 ( durch komma getrennt ) würde bedeuten das dem entsprechenden Symbol Pin ,Pad 1,4 und 5 zugewiesen wird. Die Pads müssen im Layout gerouted werden 1+4+5 ( durch "plus" getrennt ) würde bedeuten das dem entsprechenden Symbol Pin ,Pad 1,4 und 5 zugewiesen wird. Nur eines der Pads muss gerouted werden.Die anderen sind intern im Bauteil verbunden. Ich hoffe ich konnte einigen helfen. Schöne Grüsse. 7 http://www.gopcb.de/viewtopic.php?p=12184#12184 Sun, 15 Aug 2010 16:12:38 +0200 KiCAD wird mittlerweile im Internationalen Bereich/ in Schwellenländern bei kleinen Firmen öfters verwendet. Nicht nur in Schwellenländern, auch hier in Deutschland. Bei dem derzeitigen Krisenzenario versuchen sich viele der entlassenen Entwicklungsingenieure als Freelancer durchzuschlagen. Und da kommt kicad als offenes System gerade recht. Die Bedienung in den aktuellen Versionen ist sehr handlich. :-/ Allein die Tatsache, das solche Software als Open Source Freeware existiert, zeigt, das sich solche Software kaum noch verkaufen lässt. Kein Bedarf mehr. Die ganze Elektronikentwicklung wird jetzt in Asien gemacht. 1 http://www.gopcb.de/viewtopic.php?p=12183#12183 Thu, 22 Jul 2010 03:32:23 +0200 Hallo Momi, in meiner Firma sind wir seit ca. 8 Monaten von Mentor Pads auf CR-5000 umgestiegen. Seit Dez09 arbeite ich jetzt fast ausschließlich im CR-5000 Zu Mentor Pads finde ich CR-5000 deutlich besser aber auch komplizierter weil mächtiger Wie lange arbeitest Du schon mit CR-5000? Grüße, zuken_user 0 http://www.gopcb.de/viewtopic.php?p=12181#12181 Fri, 16 Jul 2010 08:14:56 +0200 Hallo zusammen! Ich arbeite gerade an einer Platine mit differenzieller Signalübertragung (USB und LVDS). Um die entsprechenden Impedanzen mit sinnvollen Leiterbahnbreiten und -abständen einzuhalten, habe ich mir folgenden 4-Layer Aufbau überlegt: 35µm TOP ------------- 120µm Prepreg 35µm GND ------------- 1200µm Core 35µm VCC ------------- 120µm Prepreg 35µm BOT ------------- Diesen Multilayeraufbau habe ich bei keinem Leiterplattenhersteller als Standard gefunden. Dass heißt, es handelt sich um eine Sonderanfertigung. Es sollen 300 Platinen (200mm X 150mm) gefertigt werden. Meine Frage: Würde es Sinn machen, bei den Leiterplattenherstellern nach einem passenden 6-Layer Aufbau zu suchen, der als Standard geführt wird? 0 http://www.gopcb.de/viewtopic.php?p=12179#12179 Mon, 21 Jun 2010 11:29:40 +0200 Hallo! Ich suche iene Information über den Einfluss der Oberflächenrauigkeit von Leiterbahnen (PCB) auf den DC-Widerstand. Einerseits ist die Stromeindringtiefe bei Gleichstrom so groß, dass die Rauigkeit unberücksichtigt bleiben kann (so habe ich mal gelernt). Andererseits habe ich Probleme mir vorzustellen, dass bei einer Rautiefe von RT 10µm/RA 3µm eine Leiterbahndicke von 17/35µm vollständig an der Stromleitung teilhat. Denn jedes "Oberflächental" bedeutet auch eine lokale Querschnittsreduzierung. Meiner Ansicht nach kann eine Leiterbahndicke von 35µm nur mit Abschlag zur Querschnittsberechnung genommen werden. Meine Frage: Wo finde ich Informationen zum Thema bzw. wer kann mir weiterhelfen? 2 http://www.gopcb.de/viewtopic.php?p=12171#12171 Tue, 20 Apr 2010 12:48:52 +0200 Hi Mrajpsteve! danke dass Sie mir geantwortet haben. Hier meine tel. Nummer:0049/1735837651 oder: 00493046607097 :) Ich würde gerne mit Ihnen telefonieren,schreiben Sie mir eine sms und ich rufe Sie an.very impotratnt :!: 2 http://www.gopcb.de/viewtopic.php?p=12168#12168 Mon, 19 Apr 2010 12:56:00 +0200 Hallo :!: Ich habe keine Informationen über Ihre beschriebene Problem oder das Problem der Laden von Dateien ADD / REMOVE LIBRARY windowx unter XP ................ :?: :?: :?: 0 http://www.gopcb.de/viewtopic.php?p=12165#12165 Fri, 16 Apr 2010 17:06:31 +0200 Hallo, auf die Frage mehrerer Pulsonix user wie man layout Teile wiederverwendet. Hier die Antwort: 1. Im Layout den entsprecheden Teil den man wiederverwenden möchte und nur den kopieren und in ein neues leeres Layout (selbe Technologie ) einfügen. 2. Das neue Layout einfach abspeichern z.B Eingangstufe_Block.pcb. Es ist ein normales PCB file, daß man durch den Namen als Block kennzeichnet. 3. Wenn der Schaltplan fertig ist die Schaltungsteile wo Sie z.B wissen, daß Sie ein passenden PCB Block zu haben gruppieren indem sie z.B den Inhalt eines Blockes markieren und mit rechter Maustaste "Group" betätigen. Wichtig der Gruppe einen Namen geben und "Context": All Designs. 4. Wenn man danach ein "Translate to PCB" durchführt findet man die Gruppen auch im PCB wieder. 5. Die Bauteile sind dann erstmal im Bin ( Ablage ). Wenn man in der Ablage mit der rechten Maustaste ein Bauteil selektiert erscheint ein kontextsebsitives Menü. Dort kann man "Select Group" betätigen. Danach sind alle Bauteile im Bin die zu der Gruppe gehören selektiert. Mit "Drag and Drop" kann man diese dann ins PCB ziehen. 6. Im PCB Menü unter Tools gibt es eine Funktion "Apply Layout Pattern". Diese betätigen und ein Dialog öffnet sich. 7.Dort wählt man z.B. unter "Take Pattern From" PCB file aus ( geht auch "Group" oder "selected Components" ) und man wählt in unseren Beispiel z.B. Eingangstufe_Block.pcb aus 8.Unter "Apply Pattern To" wählt man Group. und dann auf "Apply Pattern". 9. Der Vorteil ist, daß das Layoutmuster erkannt wird und die Netze automatisch richtig übernommen werden. Die Bauteile aus dem Layoutmuster sollten weitgehend mit den Bauteilen aus dem Schaltplan übereinstimmen sonst wird das routing verworfen. Gruss, Jakob