goPCB .:. deutschsprachiges PCB Forum

... deutschsprachiges PCB Forum

 
Bücher:

Complete PCB Design Using OrCAD Capture and PCB Editor

Fachkräfte:
Entwicklungsingenieur Elektronik-Hardware (m/w)
Entwicklung von Elektronik-Hardware für optoelektronische Sensoren
SICK AG - Freiburg

Elektroniker/in / Mechatroniker/in als Servicetechniker/in in ROW
Installation, Wartung und Service von EOS-Systemen
EOS GmbH Electro Optical Systems - Krailling

Entwicklungsingenieur Elektronik (m/w)
Entwicklung von Elektroniken für die Steuerungs-/Anzeigeeinheiten
Miele & Cie. KG - Gütersloh

Projektleiter funktionale Validierung Elektronikkomponenten (m/w)
Abarbeitung von Validierungsprojekten im Bereich Elektrik / Elektronik
EDAG GmbH & Co. KGaA - Wolfsburg

Servicetechniker Elektronik (m/w)
Führung der Inbetriebnahme der Maschinen
Aker Wirth GmbH - Erkelenz

weitere Angebote

Partner:





Forum
      Option
[Erweitert]
  • Diese Seite weiterempfehlen
     


Gehe zu:  
Neues Thema eröffnen Neue Antwort erstellen

Dividierer programmieren

 

Markus
Gast

Beiträge: ---
Anmeldedatum: ---
Wohnort: ---
Version: ---
     Beitrag Verfasst am: 11.01.2009, 13:10     Titel: Dividierer programmieren
  Antworten mit Zitat      
Hallo,

ich möchte einen Dividierer auf einen PLD-Baustein bringen. Mein Code siehe unten. Leider ist die Logik zu komplex für einen Baustein. Wie kann ich dies auf mehrere aufteilen und sinnvoll verknüpfen. Bin völliger neuling auf dem Gebiet.

Hier mein Code:
Code:
|PAL26V12 in:(ein[1..0], A[3..0], B[3..0]), io:(aus1[1..0], Z[3..0], aus2[1..0], R[3..0]), clock:CLOCK, reset:RESET
|    
| Title: "Division - Laboruebung 3a"
|
|
| Conditioning: ff(Z[3..0], NeuB[3..0], CLOCK, RESET)
|
|
|
| Procedure: Z[3..0],R[3..0]
|{
| 0.  
|     ein[1..0]?  -> 1              |falls IN=1 wechseln zu S1
|     ein[1..0]'? -> 0              |sonst bleiben in S0 und warte
|
|      
| 1. (A[3..0]<B[3..0])? -> 2
|         -> aus2    
|      
|
| 2. (A[3..0]>B[3..0])? -> 3
|    Z[3..0]=Z[3..0]+1b
|    NeuB[3..0]=NeuB[3..0]+B[3..0]
|      ->2
|
|
| 3. aus1= (Z[3..0]-1b)
|    NeuB[3..0]=(NeuB[3..0]-B[3..0])
|    aus2= A[3..0]-NeuB[3..0]
|
|
|}
 


Danke für jeden Tipp im Voraus!


Atze-Ton
Forum-Anfänger
Forum-Anfänger

Beiträge: 19
Anmeldedatum: 10.10.08
Wohnort: ---
Version: ---
     Beitrag Verfasst am: 12.01.2009, 12:57     Titel:
  Antworten mit Zitat      
Hallo Markus,

Deine Frage hat zwar nix mit Leiterplatten zu tun, versuche Dir trotzdem zu antworten. PALs sind ja schon fast "antike" Komponenten. Da passt natürlich nicht viel rein, aber probiers doch mal mit den CPLDs (die Nachfolge-Technologie zu den PALs) aus. Die sind deutlich komplexer im Aufbau und ein Dividierer passt auf jeden Fall rein.(Xilinxs, Altera etc.) Zudem bieten die meisten Hersteller (in der Regel) kostenlose Entwicklungsumgebungen an. Bedeutet im Zweifelsfall aber auch, sich mit VHDL oder Verilog anzufreunden.

Gruss Atze-Ton
Private Nachricht senden Benutzer-Profile anzeigen
 
Neues Thema eröffnen Neue Antwort erstellen



Options and Permissions
Beiträge der letzten Zeit anzeigen:

Du kannst Beiträge in dieses Forum schreiben.
Du kannst auf Beiträge in diesem Forum antworten.
Du kannst deine Beiträge in diesem Forum nicht bearbeiten.
Du kannst deine Beiträge in diesem Forum nicht löschen.
Du kannst an Umfragen in diesem Forum nicht mitmachen.
Du kannst Dateien in diesem Forum posten
Du kannst Dateien in diesem Forum herunterladen
.


goPCB ist ein Teil des goForen-Labels
goForen.de goMATLAB.de goLaTeX.de goPCB.de


 Impressum  | Werbung/Mediadaten | FAQ | goPCBb RSS Button RSS

Kategorien: Altium Designer | Protel | Cadence Allegro | OrCAD | Mentor Boardstation | Mentor Expedition | Mentor PADS | Zuken CADStar | Zuken CR-5000 | Eagle | Target | Pulsonix | Ultiboard


Copyright © 2008 - 2012 goPCB.de
Partner: LabVIEWforum.de

Altium, Designer, Protel, Cadence, Allegro, OrCAD, Mentor, Board Station, Expedition, PADS, Zuken, CADStar, CR-5000, Eagle, Target, Pulsonix, Ultiboard sind eingetragene Warenzeichen der jeweiligen Firma.